FPGA設計（構想検討〜実機デバッグ）回路設計エンジニア

大手通信機器セットメーカーよりオーダーを受け、受託設計開発を行っている当社にて、 FPGA構想検討・仕様構築から設計・実装・シミュレーション・実機デバッグまでの一連の業務をご担当いただきます。 【業務詳細】 ・構想検討 ・仕様構築 ・設計、実装シミュレーション、実機デバッグ 【対応FPGA】 INTEL、XILINX、LATTICE他 【対応言語】 VHDL、Verilog 【使用ツール】 Quartus、VIVADO、Modelsim、ALINT、Questa 【開発事例】 ・エネルギー計測端末 ・エレベータ監視端末 ・半導体製造装置向け制御盤 ・車載開発向け遠隔監視端末 ・エックス線装置用通信制御基板 ・航空、船舶の管制に関わる表示制御基板など ※業務内容の変更範囲：会社の定める業務の範囲

■高専卒以上の方 ■VHDLまたはVerilog-HDLでの設計経験

専門卒以上

【創業70年超の安定企業で長期キャリアを築く】 当社は2022年に創業70周年を迎え、半導体製造装置など産業設備に関わる様々な製品の設計開発・製造を手掛けています。 売上高135億円（2025年3月期）の実績があり、国内大手企業との取引が多く、 安定した経営基盤のもとで安心して長期的にご活躍いただけます。 【最先端のFPGA設計に携わり、専門性を高める】 大手通信機器セットメーカーからの受託開発がメインであり、 FPGAの構想検討から設計、実装、シミュレーション、実機デバッグまで一連の業務を担当します。 INTEL、XILINX、LATTICEなどのFPGAやVHDL、Verilogといった言語、Quartus、VIVADOなどのツールを使用し、 最先端技術に触れながら専門スキルを磨ける環境です。 【ワークライフバランスを重視した働き方】 平均残業時間は月20時間程度と少なく、夜間勤務は一切ありません。 完全週休2日制（土日祝休み）で年間休日125日と、プライベートも充実させやすい環境です。 住宅手当や家族手当など福利厚生も充実しており、社員が長く安心して働けるようサポートしています。 【多様なキャリアパスと公平な評価制度】 マネジメントリーダーを目指す道も、専門職として技術を極める道も、自身の志向に合わせて選択できます。 会社として明確な評価指標に基づき上長が評価を行うため、努力が正当に評価される環境です。

【給与補足】 ■月額（基本給）：243,000円～296,000円 ■固定残業手当／月：38,000円～46,000円（固定残業時間20時間0分／月） ※超過した時間外労働の残業手当は追加支給 ※記載の年収はあくまで想定のため、ご経験等を鑑み、前後する可能性があります。 　経験・能力を考慮し、当社規定により決定します。 ※固定残業手当を含みます。 【昇給・賞与】 ■昇給：年1回（4月） ■賞与：年2回（6月・12月）※過去実績年間4ヶ月分 【試用期間】 ■3ヶ月 ※試用期間中は有給休暇使用不可

４ヶ月分

【技術本部】 ■住所：東京都稲城市押立1288 ■アクセス：JR南武線 矢野口駅から徒歩4分