【半導体（LSI）アナログ設計】設計～評価まで一貫して携わる設計職

半導体製品（アナログ）の設計・開発・評価をお任せします。 フロントエンド、ミドルレンジ、バックエンド設計やテスト・評価まで幅広く携わり、専門スキルを伸ばせる環境です。 ■回路・レイアウト設計 各種アナログIPの回路設計やレイアウト設計を担当し、高性能半導体の実現に貢献します。 ■実機評価・テスト 開発した回路や製品の動作評価・テストを実施し、性能改善や最適化を行います。 ■設計支援ツール活用 Virtuoso、Calibre、Spice、Perl、Tcl などのツールを駆使して設計・検証を効率的に進めます。 ※業務内容の変更範囲：会社の定める業務の範囲

【必須】 ■アナログ設計もしくは評価の経験 ■VerilogHDL、SystemVerilog、NC-Verilog、VCS、Design Compiler、 DFT、PrimeTime、Quatus、Vivado、Virtuoso、Calibre、Spice、Perl、Tcl などの使用経験

高卒以上

【モノづくりの現場に、技術で応え続ける】 私たちシーディアは、組み込み・制御・電気電子・ITなど、 日本のモノづくりを支える技術領域で設計開発支援を行ってきた技術者集団です。 製薬、自動車、航空宇宙、半導体、家電分野など、取引先の多くは大手上場企業およびそのグループ会社。 長年にわたり、確かな技術力と実績を積み重ねてきました。 こうした実績の積み重ねが、“シーディアならでは”の開発環境を支えています。 【技術と志向に寄り添うプロジェクト選定】 特長の一つは、エンジニア一人ひとりの技術や志向を踏まえたプロジェクトアサイン。 会社都合で案件を押し付けるのではなく、 「どんな分野に挑戦したいか」「どこまで工程に関わりたいか」を丁寧にすり合わせ、 スキルとキャリアに合った案件を選定しています。 【開発の“一部”ではなく“全体”に関われる】 要件定義から設計・評価まで、開発の一部ではなく“全体”に関われるプロジェクトが多いのも当社ならでは。 客先と直接やり取りしながら仕様を詰めていく場面もあり、 「指示通りにつくるだけ」で終わらないモノづくりに携われます。 技術的な提案力や設計者としての視野を広げたい方にとって、経験を積み重ねやすい環境です。 【長く技術と向き合うための開発体制】 エンジニアの裁量や働き方にも配慮し無理のない開発体制・柔軟な働き方を大切にしています。 技術に向き合う時間、学ぶ時間、私生活とのバランス。 そのすべてを含めて「長くエンジニアとして成長できる環境」を整えています。 ★社内・社外いずれの環境でも、チームでの連携を大切にしながら開発を進めています。

【給与補足】 ■固定残業：なし ■経験、能力、現年収を考慮し、当社規定により決定します。 ■残業代は別途支給します。 ■給与改定：年1回 ■賞与：年2回 【試用期間】 6か月 ※試用期間中は契約社員となります。その他待遇に変更はありません。

【住所】 大阪府大阪市 ※プロジェクト先での勤務もあり